

trench.

JP-HEI-1-282836 (Cited Document 3)

MANUFACTURE OF SEMICONDUCTOR DEVICE

The U trench isolation of the present invention has a void inside the trench and is different from the conventional structure that polysilicon is filled in the

Reference is made to Fig. 2(a). Similar to the embodiment shown in Fig. 1, an SiO₂ film 12 (10000 nm in thickness) and an Si₃N₄ film 13 (first layer antioxidizing film: 20000 nm in thickness) are stacked on a silicon substrate 11. A PSG film 14 (etching protection film: 1 μm) is deposited on the Si₃N₄ film, and a resist mask 15 is selectively formed on the PSG film.

Reference is made to Fig. 2(b). Next, by using the resist mask 15, the PSG film 14, Si₃N₄ film 13 and SiO₂ film 12 are patterned and thereafter the silicon substrate 11 is etched by RIE to form a U trench 16 having a width of 0.5 to 1 µm and a depth of 4 to 6 µm.

Reference is made to Fig. 2(c). Next, the resist mask 15 and PSG film 14 are removed by etching, and the inside of the U trench 16 is cleaned. The above-described processes are similar to those of the embodiment described with 20 reference to Fig.1.

Reference is made to Fig. 2(d). Next, heat treatment is performed at a high temperature to oxidize the inner surface of the U trench 16 to form an SiO₂ film (10000 nm in thickness) 17 and further an SiO₂ film 18 (10000 nm in thickness) and an Si₃N₄ film (second layer antioxidizing film: 10000 nm in thickness) 19 are deposited on the whole inner surface of the U trench by CVD. In this example, the SiO₂ film 20 shown in Fig. 1 is not formed.

Reference is made to Fig. 2(e). Next, an SOG film 31 is coated on the whole surface of the substrate including the U trench 16. Thereafter, the SOG film 31 is baked at a low temperature of 200 °C and thereafter control-etched to a depth of about 1 µm in the U trench by BHF solution to thereby bury and leave the SOG film 31 only in a bottom region of the U trench 16. The reason of baking the SOG film at the low temperature is to prevent cracks in the SOG film filled in the U trench.

1.

Reference is made to Fig. 2(f). By using the SOG film 31 as a mask, the Si₃N₄ film 19 is etched and removed with hot phosphoric acid solution, and the SOG film 31 in the bottom region of the U trench 16 is removed with BHF. The second layer Si₃N₄ 19 is left only at the bottom of the U trench.

Reference is made to Fig. 2(g). Next, the substrate is heated at a high temperature in an oxidizing atmosphere to oxidize the upper side wall of the U trench to grow an SiO₂ film 22 on the trench inner surface to close the upper portion of the U trench. At this time, the bottom region of the U trench is hollow.

Reference is made to Fig. 2(h). Next, an SOG film 32 is coated on the whole surface of the substrate including a recess on the upper surface of the U trench and heated to 900 to 1000 °C to form an SiO₂ film and an unnecessary SOG film 32 is removed by chemical polishing to planarize the surface thereof. In this step, a PSG film or a BPSG film may be used and planarized instead of the SOG film 32.

Thereafter, the Si₃N₄ film is etched and removed to complete the U trench isolation.

According to the U trench isolation forming methods described in the two embodiments, the problem that the U trench gives stress to a peripheral region can be mitigated and generation of crystal defects to be caused by forming the U

trench can be prevented.

As apparent from the above description, according to the manufacture method of the present invention, the inside of the U trench isolation is hollow so that the peripheral region of the U trench is not applied with stresses.

5

Figs. 2(a) to 2(h) are cross sectional views sequentially illustrating the manufacture method (II) of the present invention.

11... silicon substrate, 12... SiO_2 film, 13... Si_3N_4 film (first layer antioxidizing film), 14... PSG film, 15... resist mask, 16... U trench

10

BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-282836

(43) Date of publication of application: 14.11.1989

(51)Int.CI.

H01L 21/76

(21)Application number: 63-113062

(71)Applicant: FUJITSU LTD

(22)Date of filing:

09.05.1988


(72)Inventor: KURITA KAZUYUKI

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To block the upper section of a U trench, to prevent the generation of a crystal defect and to improve the yield of an IC by oxidizing the sidewall of the upper section of the internal surface of the U trench and growing a silicon oxide film on the internal surface of the U trench.

CONSTITUTION: An etching protective mask 15 containing a first layer antioxidizing film 13 is formed selectively onto a silicon substrate 11, and the substrate 11 is etched to shape a U trench 16. A second layer antioxidizing film 19 is applied onto the whole surface of the substrate 11 including the internal surface of the U trench 16. The antioxidizing film 19 on the surface of the substrate 11 containing the upper section of the internal surface of the U trench 16 is removed. An upper section in the U trench 16 is thermally oxidized while using the antioxidizing film 13 applied onto the surface of the substrate 11 and the antioxidizing film 19 applied on the bottom of the internal surface of the U trench 16 as



protective masks to shape an silicon oxide film 22, and the upper section in the U trench 16 is blocked. A silicon oxide film 23 is applied onto the top face of the U trench 16, and flattened. Accordingly, the generation of a crystal defect is prevented, and the yield of an IC is improved.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

19日本国特許庁(JP)

10 特許出願公開

母 公 開 特 許 公 報 (A) 平1-282836

®Int. Cl. 4

識別配号

庁内整理番号

❸公開 平成1年(1989)11月14日

H 01 L 21/76

L-7638-5F

審査請求 未請求 請求項の数 1 (全7頁)

分発明の名称

半導体装置の製造方法

②特 顧 昭63-113062

20出 類 昭63(1988)5月9日

②一発明 者

和行

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

勿出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

邳代 理 人 弁理士 井桁 貞一

Æ

明期 田谷田

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

シリコン基板上に選択的に第1層目の酸化防止 膜を含むエッチング保護マスクを形成し、前記シ リコン基板をエッチングしてび沸を形成する工程、 次いで、前記び沸の内面を含むシリコン基板全面 に第2層目の酸化防止膜を被覆する工程、

次いで、前記U溝の内面上部を含むシリコン基板 表面の前記第2周目の酸化防止膜を除去する工程、 次いで、前記シリコン基板表面を被覆した第1層 目の酸化防止膜および前記U溝の内面底部を被覆 した第2層目の酸化防止膜を保護マスクとしてU 溝内の上部を熱酸化して酸化シリコン膜を生成し、 U溝内の上部を閉塞する工程、

次いで、前記U溝の上面に酸化シリコン膜を被若 して平坦化する工程が含まれてなることを特徴と する半導体装置の製造方法。

3. 発明の詳細な説明

[長要]

素子分離のための以際の形成方法に関し、

U 溝内の酸化シリコン膜の生成に基づく U 溝周 囲部分の結晶欠陥の発生を防止することを目的と し、

シリコン基板上に選択的に第1層目の酸化防止 膜を含むエッチング保護マスクを形成し、前記シ リコン基板をエッチングしてU溝を形成する工程、 次いで、前記U溝の内面を含むシリコン基板全面 に第2層目の酸化防止膜を被覆する工程、

次いで、前記U溝の内面上部を含むシリコン基板 表面の前記第2層目の酸化防止膜を除去する工程、 次いで、前記シリコン基板表面を被理した第1層 目の酸化防止膜および前記U溝の内面底部を被理 した第2層目の酸化防止膜を保護マスクとしてU 沸内の上部を熱酸化して酸化シリコン膜を生成し、 U沸内の上部を閉塞する工程、

次いで、前記U海の上面に酸化シリコン膜を被着

。 在1950年,1950年,1950年,1950年,1950年,1950年,1950年,1950年,1950年,1950年,1950年,1950年,1950年 1950年,1950年,1950年,1950年,1950年,1950年,1950年,1950年,1950年,1950年,1950年,1950年,1950年,1950年,1950年,1950年,1950年,1950年,1 して平坦化する工程が含まれてなることを特徴と する。

[産業上の利用分野]

本発明は I Cなどの半導体装置の製造方法に係 り、特に、素子分離のための U 清形成方法に関す る。

半導体装置の製造方法においては、ICを高集 積化する目的で素子分離帯としてU滞分離(トレンチ分離;treach isolation)が形成されている が、そのようなU沸は深い凹部を形成して埋没す る方法であるから、製造歩智に影響を与え易く、 それを十分に考慮した形成方法が望まれる。

[従来の技術]

従前、素子分離帯としてpn接合分離や絶縁膜分離が用いられていたが、いずれも数細化が困難で、最近、閉口幅1 pn以下に数細に形成できるU沸分離が重用されている。

さて、従来のひ溝の形成方法を説明すると、第

この工程でPSG膜 4, Sia N 4 膜 3 およびSi O 2 膜 2 をパターンニングした後、レジスト膜マスク 5 を除去して、PSG膜 4 のみをエッチング保 課マスクとしても良い。

第3図(4参照:次いで、残存しているレジスト 膜マスク5をアッシング(灰化)除去し、更に、 免破系のエッチング剤によつてPSG膜4をエッ チング除去し、更に、弗酸・硝酸系エッチング剤 によつてU線6の内部をクリーニングする。

第3図(1)参照;次いで、高温熱処理してU滞6 内表面を酸化し、SiO2 膜7(膜厚1000人)を生成した後、化学気相成長(CVD)法で多結晶シリコン膜8を被着して、U滞6の内部を埋没させる。この時、多結晶シリコン膜8はU滞の側面から成長して滞中央に進み、かくして滞内部が埋没される。

第3図(4)参照;次いで、麦面に被着した多枯晶 シリコン膜8を化学研磨法で研磨して除去し、麦 面を平坦化する。この場合、Si。N。膜3はエッ チング阻止層の役目を果たす。

> سناوية موسيد

3 図(a)~(f)にその形成工程項断図図を示しており、 周図によつて戦を迫つて説明する。

第3図(4分段:まず、シリコン基版1上に政化シリコン (SiO2) 膜2 (膜厚 500~1000人) を形成し、その上に窒化シリコン (Sia N4) 膜3 (関厚2000人) を被着し、その上に焼シリケートガラス (PSG) 膜4 (関厚1 sm) を被着し、更に、その上に選択的にレジスト膜マスク5を形成する。なお、SiO2 膜2は直接Sia N4 膜3を被着すると、シリコン基版にストレスを与えるため、それを緩和する提衝層である。

第3図®参照:次いで、レジスト膜マスク5を用いて、PSG膜4.Si。N4膜3およびSiO2膜2を弗索系反応ガスによつてエッチングしてパターンニングし、次に、塩素系の反応ガスを用いたリアクティブイオンエッチング(RIB)によつてエッチングして、幅0.5~1μm,深さ4~5μm程度のU滞6を形成する。この時、レジスト膜マスク5は大部分が消耗して、PSG膜4がエッチング保護マスクとしての役目をする。また、

第3図(f)参照: 次いで、U線6内上部の多結晶 シリコン膜8を熱酸化してSiO2 膜3を生成し、 最後にSia N4 膜3をエッチング除去して、U線 分離帯を完成させる。なお、このようなU線分離 法は別名をIOP (Isolation with Oxide and Polysilicon) 法と呼んでいる。

[発明が解決しようとする課題]

ところが、上記のような I O P 法による U 得分 離帯の形成方法において、 多結晶 シリコン膜 8 を U 得内に充塡し、 その多結晶 シリコン膜の上部を 酸化させて酸化 シリコン膜を生成する形成方法は、 シリコンの酸化による体積影張のために U 得の周 囲にストレスを与え、 それによる結晶 欠陥を誘発 して I C. L S I などの歩留低下を来たすと云う 問題がある。

本発明はこのような U 沸内の酸化シリコン膜の 生成に基づく結晶欠陥の誘発を防止することを目 的とした製造方法を提案するものである。

医二分键键影片的 电线 化

[課題を解決するための手段]

その課題は、シリコン基板上に選択的に第1層 目の酸化防止膜(例えば、窒化シリコン膜(酸化 シリコン膜を介した窒化シリコン膜))を含むエッ チング保護マスクを形成し、前記シリコン基板を エッチングして U 溝を形成する工程、次いで、前 記 U 溝の内面を含むシリコン基板全面に第2層目 の酸化防止膜を被膜する工程、

次いで、前記 U 津の内面上部を含むシリコン基板 表面の前記第 2 層目の酸化防止膜を除去する工程、 次いで、前記シリコン基板表面を被覆した第 1 層 目の酸化防止膜および前記 U 溝の内面底部を被覆 した第 2 層目の酸化防止膜を保護マスクとして U 沸内の上部を熱酸化して酸化シリコン膜を生成し、 U 沸内の上部を開塞する工程、

次いで、前記U溝の上面に酸化シリコン膜を被着 して平坦化する工程が含まれる製造方法によつて 解決される。

[作用]

第1図06 参照: 次いで、レジスト膜マスク15を用いてPSG膜14. Sia N4 膜13およびSiO2 膜12をパターンニングした後、塩素系反応ガスを用いたRIEによつてシリコン基板11をエッチングして、幅 $0.5\sim1~\mu$ m, 深さ4 $\sim6~\mu$ mのU達16を形成する。

第1図に参照: 次いで、レジスト膜マスク15をアッシング除去し、次に、弗酸系エッチング剤を用いてPSG膜14をエッチング除去し、更に、弗酸・硝酸系エッチング剤によつてU帯16の内部をクリーニングする。

第1図(10分照: 次いで、高温熱処理して U 排16 の内部を酸化して Si O 2 膜 17 (膜厚 1000 Å) を生成した後、更に、 U 滞内面を含む全面に C V D 法によって Si O 2 膜 18 (膜厚 1000 Å), Si 4 N 4 膜 19 (第2層目の酸化防止膜;膜厚 1000 Å) および Si O 2 膜 20 (膜厚 1000 Å) を被着する。

第1図(0)参照: 次いで、ポジ型レジスト膜21を U沸16を含む全面に塗布し、次に露光量を調整し ながら全面露光した後に現像し、U沸16の底部に

即ち、本発明は、多結晶シリコン酸をU沸内に 充城することなく、U沸内面上部の倒壁を酸化さ せ、U沸内面に酸化シリコン膜を成長させて、U 沸上部を閉塞する。そうすると、U沸底部が空間 になつて、U沸の底部および上部ともにU沸周囲 を圧迫してストレスを与えることはなくなる。従 って、結晶欠陥を発生することなく、I C の歩留 が改善される。

[実施例]

以下、図面を参照して実施例によつて詳細に説明する。

第1図向~のは本発明にかかる形成方法 (I) の工程収断固図を示している。

第1図(a)参照:従来の工程と同様に、シリコン 基板11上にSiO2 膜12 (膜厚1000人) およびSia N4 膜13 (第1層目の酸化防止膜:膜厚2000人) を積層被着し、その上にPSG膜14 (腱厚1μm ;エッチング保健膜) を被着し、更に、その上に 選択的にレジスト膜マスク15を形成する。

のみ露光されないポジ型レジスト膜21を残存させる。例えば、このレジスト膜21はU海内上部の1 μ m程度の深さを露出させ、それより底部を埋め た状態にする。

第1図(の参照:次いで、ボジ型レジスト膜21をマスクにして、U溝16上部に露出したSiO2膜20をBHF(緩衝弗酸)溶液によつてエッチング除去してSi。N4膜19を露出させ、次に、ボジ型レジスト膜21を除去した後、熱燐酸溶液によつてそのSi。N4膜19をエッチング除去する。そうすると、SiO2膜20およびSi。N4膜19はU沸底部にのみ残存した状態になる。

商、ここに、BHP(投街弗酸)溶液とは、エッチング比が調整できて、安定してエッチング量を制御できるエッチング剤として知られている楽品である。

第1図の参照:次いで、酸化雰囲気中で約1000 で程度に加熱し、U溝内面上部の側壁を酸化させてSiO2 膜22を溝内面に成長させ、U溝上部をSi O2 膜22で閉塞する。この時、U溝底部は空洞に

TO THE PARTY OF TH

- このでは、大学は対対ないのでは

特閒平1-282836(4)

なつて残る。なお、この側壁の酸化は、U 滞16の 関口幅が 0.6μmなれば両側から3000人ずつ成長 させてU 滞を閉塞し、又、開口幅が 0.8μmなれ ば両側から4000人ずつ成長させてU滞を閉塞する。

第1図四参照: 次いで、U滞16上面の凹部を含む基板全面にPSG膜23をCVD法によつて被着し、900~1000でに加熱してPSG膜23をリフロー(再溶融)した後、余分のPSG膜23を化学研磨によつて除去して、表面を平坦化させる。なお、PSG膜23の代わりにBPSG(硼素濃シリケートガラス)膜を用いても良く、また、SOG(スピンオングラス: 有機酸化シリコン)膜を塗布し加熱してSIO2 膜化する方法を用いても良い。

しかる後、Sia N4 膜13を熱機酸溶液にてエッチング除去して、U沸分離帯を完成する。従って、本発明にかかるU沸分離帯は内部(底部)に空洞を有する形状であり、従来のような多結晶シリコン膜を充塡した機造とは異なる。

次に、第2回回~のは本発明にかかる形成方法 (I) の工程順斯面図を示している。

する。なお、本例では第1図に示すSiO2膜20は 形成しない。

第2図(m)参照:次いで、SOG膜31をU沸16を含む全面に塗布した後、 200 での低温度でベーキングしてSOG膜31を固化させ、次に、BHF溶液によつてU沸内の上部1μm程度までコントロールエッチングして、U沸16の底部にのみSOG膜31を埋めて残存させる。この時、SOG膜31を低温度ベーキングする理由は、U沸に充塡したSOG膜にクラックが入らないようにするためである

第2図(I)参照;次いで、そのSOG膜31をマスクにして、熱燐酸溶液によつてSi。 N4 膜19をエッチング除去し、その後にひ滞16度部のSOG膜31をBHPによつて除去する。そうすると、第2 層目のSi。 N4 膜19はひ滞底部のみ残存した状態になる。

第2図は参照;次いで、酸化雰囲気中で高温に 加熱し、U滞内上部の側壁を酸化させてSiO2 膜 22を沸内面に成長させてU滞上部を閉塞する。こ

we meeting to

第2図(a)参照:第1図に示す実施例と同じく、シリコン基板11上にSiO2膜i2(膜厚1000人) およびSi。N4膜i3(第1層目の酸化防止膜;膜厚2000人)を積層被着し、その上にPSG膜i4(膜厚1μm:エッチング保護膜)を被着し、更に、その上に選択的にレジスト膜マスク15を形成する。

第2回(の参照:次いで、レジスト膜マスク15、 PSG膜14をエッチング除去し、更に、U線16の 内部をクリーニングする。以上の工程は第1回に 登明した実施例と同じである。

第2図(d)参照:次いで、高温熱処理してU滞16 内を酸化してSiO2 膜17 (膜厚1000人) を生成した後、更に、U滞内部表面を含む全面にCVD法によってSiO2 膜18 (膜厚1000人), Si。N4 膜19 (第2暦目の酸化助止膜:膜厚1000人) を被着

の時、U沸底部は空洞になる。

第2図的参照:次いで、U沸上面の回部を含む 基板全面にSOC膜32を塗布し、900~1000でに 加熱してSiO。膜とし、余分のSOC膜32を化学 研密によつて除去して平坦化する。この工程において、SOC膜32の代わりに、PSC膜またはB PSC膜を使用して平坦化してもよい。

しかる後、Sia N4 膜13をエッチング除去して、 U溝分離帯を完成させる。

以上、2つの実施例で説明したような形成方法 によれば、U 滞が周囲部分にストレスを与える問 題は軽減され、U 滞分繋帯の形成に基づく結晶欠 陥の発生は解消される。

[発明の効果]

上記の説明から明らかなように、本発明にかかる製造方法によればり滞分離帯の内部が空間になり、リ漆周囲を圧迫してストレスを与えることはなくなる。そのため、結晶欠陥の発生がなくなって、ICの歩留向上に顕著に貢献する効果がある。

。1911年,1912

特開平1-282836(5)

4. 図面の簡単な説明

第1図(a)~fi)は本発明にかかる形成方法(I)の 工程順断面図、

第2図(4)~(n)は本発明にかかる形成方法(E)の 工程順新面図、

第3図41~10は従来の形成方法の工程順断面図である。

図において、

- 1.11はシリコン基板、2,12はSiO2膜、
- 3.13はSia N4 膜 (第1層目の酸化防止膜)、
- 4.14はPSG膜、
- 5.15はレジスト酸マスク、
- 6.16はU溝、
- 7,17はSiO2膜、
- 8 は多結晶シリコン膜、
- 18、20はSiO2 膜、

19はSia N4 膜(第2層目の酸化防止膜)、

21はポジ型レジスト膜、

22はSiOz 膜、

23はPSG膜、


31. 32はSOG膜

本発明にかか3形成方法(L)の工程順新面包 第 1 图(tal)


A STATE OF THE STA


一种的

を示している。




本形明::nm] 形成方法(I) a L程值新面图 第 2 图 (fal)






Contract of the second



従来a形成方法a L 紅 役 町 面 図 第 3 図 (7a1)

いで設備

A CERTAIN DECLERATION OF THE STREET



従来a形成为法a工程順新面图 第 3 图 (fa2)

The transfer of the second of

· 44.234 (4)

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

| BLACK BORDERS | |
|---|---|
| ☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES | · |
| ☐ FADED TEXT OR DRAWING | |
| ☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING | |
| ☐ SKEWED/SLANTED IMAGES | |
| ☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS | |
| ☐ GRAY SCALE DOCUMENTS | |
| ☐ LINES OR MARKS ON ORIGINAL DOCUMENT | |
| ☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY | |
| OTHER: | |

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

